您现在的位置: 主页 > 技术分享 > 开发环境 > Cadence

allegro设置禁止铺铜区 shap挖空-AC/DC DC/DC 大电感下


1、电感下面的布线容易产生磁切割,干扰数字信号或模拟信号;
2、电感下铺铜,电感的di/dt的高频噪声或多或少会耦合到系统地上,其一是铺铜会有涡流,导致效率变低其二是造成地平面不干净;
3、在allegro中可以设置一个区域,禁止在电感下走线或铺铜,方法1是:
Setup->Areas->Shape Keepout,如下图:


直接画一个区域,在此区域中禁止铺铜和走线,如果要修改禁止铺铜区域,可以打开display-colar对话框中:areas--rout keepout勾选即可显示禁止铺铜区域。

方法2:shap--manual void--circular等各个形状

原理是直接在原shap上进行修改,将原shap挖空一个区域,如果要再次修改回去利用edit boudary进行shap形状修改。